Unipolar (UJT)

1. Pendahuluan

Gambar 194 memperlihatkan perbandingan antara JFET dengan BJT

Dibawah ini merupakan tabel yang membandingkan antara JFET dengan BJT

2 Konstruksi dan karakteristik Transistor JFET 

2.1 Konstruksi Transistor JFET Channel n dan Channel p

transistor JFET (UJT) memiliki dua tipe yaitu Channel n dan Channel p. Konstruksi Transistor JFET Channel n merupakan persambungan tiga susunan lapisan bahan semikonduktor yaitu bahan p, bahan n, dan bahan p sedangkan Channel p merupakan persambungan tiga susunan lapisan bahan semikonduktor yaitu bahan n, bahan p, dan bahan n seperti gambar 195.

2.2 Karakteristik Transistor JFET Channel n dan Channel p

a) Karakteristik JFET Channel n adalah seperti gambar 196, dimana semakin kecil nilai V_GS terhadap nol maka semakin kecil elektron mengalir dari kaki Source (S) ke kaki Drain (D) karena dari konstruksinya terlihat daerah depletion layer antara bahan semikonduksi tipe n dengan tipe p semakin membesar.

 

Pada kurva karakteristik output dibagi tiga operasi yaitu:

1.  daerah saturasi (saturation region) yaitu daerah diatas V_GS = 0 V yang artinya  output menjadi cacat, 

2. daerah aktif (active ragion) yang artinya output tidak cacat asalkan tegangan V_GS berfluktuasi lebih kecil atau sama dengan 0 V.

3.  Daerah cutoff yang artinya output akan terpotong (cacat) jika V_GS lebih kecil dari V_P . 

4. Sedangkan tegangan V_DS lebih kecil dari + V_P maka JFET bersifat sebagai resistansi.

b) Karakteristik JFET Channel p adalah seperti gambar 197, dimana semakin besar nilai V_GS terhadap nol maka semakin kecil hole mengalir dari kaki Source (S) ke kaki Drain (D) karena dari konstruksinya terlihat daerah depletion layer antara bahan semikonduksi tipe n dengan tipe p semakin membesar.

 

Pada kurva karakteristik output dibagi tiga operasi yaitu:

1.daerah saturasi (saturation region) yaitu daerah diatas V_GS = 0 V yang artinya  output menjadi cacat, 

2.daerah aktif (active ragion) yang artinya output tidak cacat asalkan tegangan V_GS berfluktuasi lebih besar atau sama dengan 0 V.

3.Daerah cutoff yang artinya output akan terpotong (cacat) jika V_GS lebih besar dari V_P. 

4.Sedangkan tegangan V_DS lebih kecil dari + V_P maka JFET bersifat sebagai resistansi.

3 Pemberian bias

Ada 3 macam rangkaian pemberian bias, yaitu:

1.  Fixed bias yaitu, arus bias I_G didapat dari V_GG yang dihubungkan ke kaki G melewati tahanan R_G seperti gambar 198.

2.   Self Bias adalah arus input didapatkan dari pemberian tegangan input V_BB seperti gambar 199.

   3.   Voltage-divider Bias adalah tegangan V_G  didapatkan dari tegangan di R₂ dari hubungan V_DD seri dengan R₁ dan R₂ seperti gambar 200.

4 Konfigurasi-konfigurasi penguat satu tingkat dan rangkaian ekivalen hybrid л

4.1 Common Source (CS) Amp.

Adapun rangkaian CS Amp. adalah seperti pada gambar 203.

a). rangkaian ekivalen hybrid л  CS Amp. pada frekuensi menengah adalah seperti pada gambar 204. 

b). rangkaian ekivalen hybrid л  CS Amp. pada frekuensi rendah adalah seperti pada gambar 205.

Rangkaian ekivalen hybrid л  CS Amp. pada frekuensi tinggi adalah seperti pada gambar 206.

    

   4.2 Common Drain (CD) Amp.

        Adapun rangkaian CD Amp. adalah seperti pada gambar 207.

  

    Analisa rangkaian hybrid лnya adalah sebagai berikut.

  a). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi menengah adalah seperti pada gambar 208. 

 

   b). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi rendah adalah seperti pada gambar 209.

  

c). rangkaian ekivalen hybrid л  CD Amp. pada frekuensi tinggi adalah seperti pada gambar 210.

        

         

       4.3 Common Gate (CG) Amp.

              Adapun rangkaian CG Amp. adalah seperti pada gambar 211.

     

      Analisa rangkaian hybrid л-nya adalah sebagai berikut.

a). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi menengah adalah seperti pada gambar 212.

    

   

     b). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi rendah adalah seperti pada gambar 213.

     

     

     c). rangkaian ekivalen hybrid л  CG Amp. pada frekuensi tinggi adalah seperti pada gambar 214.

         

     

 

     5. Penguat bertingkat JFET

          Berikut contoh rangkaian dan hasil simulasi rangkaian bertingkat CS-CS Amp seperti gambar 215.

 

   

   

   

 

 

 

  

  

 

    Adapun hasil simulasi rangkaian bertingkat CS-CS Amp. adalah seperti gambar 216.

DAFTAR PUSTAKA

1.    Boylestad, R. and Nashelsky, L., 1999, “Electronic Devices and Circuit Theory”, Prentice Hall, New Jersey.

2.    Hayt, W. H. and Neudeck, G. W., “Electronic Circuit Analysis and Design”, Houghton Mifflin Company, Boston.

3.    Coughlin, R. F. and Driscoll F. F., 1985, “Operational Amplifiers and Linear Integrated Circuits”, Prentice Hall, New Jersey.

4.    Paynter, R. T.,1997, ”Introductory Electronic Devices and Circuits”, Prentice Hall, New Jersey.

5.     Malvino, 1985, “ Aproksimasi Rangkaian Semikonduktor: Pangantar Transistor dan Rangkaian Terpadu”, Penerbit Erlangga.

6.    Mike Tooley, 2002, “ Rangkain Elektronika: Prinsip dan Aplikasi”, Penerbit Erlangga

7.    Darwison, 2008, “Diktat Elektronika Analog”, Teknik Elektro – Unand, Padang.

8.    Darwison, 2010, “Diktat Dasar Elektronika”, Teknik Elektro – Unand, Padang.

9.    Darwison, 2010, “Panduan Praktikum Dasar Elektronika Digital”, Teknik Elektro – Unand, Padang.